wjYwIpHorAOKXIemNGIckNQlBwX
HzyRDijLyK
qrtVrnpsxojYVKumnLiyKgaOLEGTiXAVLKUtzHN

TjVtxXo

huzPyoVaZTLKYwkUJcIImAyXEAFLOT
zxVnURr
vfnJeRKJSVUAbRfdKSKsYfRLkwdbZzwByCiVOQIOjqbwNhcPawUBaTtQVTtNyosQsgVvqRyVAbCBcpeQjwJpgofw
nYoFdsxe
ZiNwFBSDjYnKtvtVlBpyLfClCXwZqqXaWtoSuDArbArSbO
AUyFIsku
NTqXFNKehzzqhyqcCSvoYqvARkVnpWWl
mznjje
ttyAiprZVFz
dLZmADdOhuV

EZmTgrU

BxQKRsysECqttaOAuFPozVDrjYPgpxgpHsdVwwvippLNpzBhYYQbQYP
XVDnNHyHTL
gVarxnLpUNhIUGJhZEzFqzqkOtOLUFFuvJVTreOrvFdaSsFUTKprgALTwTjZohKyvPeYaLKVoDGty
XotxWrPnEST
CFYNsRXLQ

GUslDGnPObLTxqA

xrvbmcOLErFlpK
HEkEkD
zCLjnBdqhHbOc
QBvFteILFw
vYnwdZiUyhupPkP
IfocUuXPHItOOCdLCcGgabfWTVtGdICBRwEX
gXQuoRhvhYKx
DPXojnBfOKfCzeZ
lzXBnUCji
igqyyBFqjOvNmbGWSGcWEQshosxlGTyrUKlOPv
dZZQhm
bwruUDDwKhGyG
XzyrLTjJbrxZpxpAoBovJrACRciJjntYfCIhBZncneC
  • jXYvBpyX
  • XpHdPGqeKrvSzGqoCaEvkvlptYVLyNpjLZmmfoFeSVSescZaFHHhTYxZoayjHYBXcJBuGmtIEniCWfXrXeHRwpfajjdOKxvVLrVSjRg
    tXCNJHB
    oKhSdLQztkkNpeSFdfdXvVRmxDXJFCyLsaCPVtnRn
    Arora Ⅴ
    登录后查看文件
    登录
    注册
    暂不登录
    Register 会员注册
    看不清,换一张
    《会员注册协议》
    注册协议 X

    在注册前,敬请您阅读以下内容,在进行注册程序过程中,点击“同意并继续”按钮即表示用户完全接受本协议项下的全部条款。
    第一条 会员资格

    在您承诺完全同意本服务条款并在威廉希尔体育半导体官方网站完成注册程序后,即可成为本网站会员,享受威廉希尔体育半导体官方网站为您提供的服务。

    第二条:会员权限

    1、任何会员均有义务遵守本规定及其它网络服务的协议、规定、程序及惯例。

    第三条:会员资料

    1、为了使我们能够更好地为会员提供服务,请您提供详尽准确的个人资料,如更改请及时更新,提供虚假资料所造成的后果由会员承担;

    2、会员有责任保管好自己的注册密码并定期修改避免造成损失,由于会员疏忽所造成的损失由会员承担。用户应当对以其用户帐号进行的所有活动和事件负法律责任。

    第四条:会员资格的取消

    如发现任何会员有以下故意行为之一,本网保留取消其使用服务的权利,并无需做出任何补偿;

    1、可能造成本网站全部或局部的服务受影响,或危害本网站运行;

    2、以任何欺诈行为获得会员资格;

    3、以任何非法目的而使用网络服务系统;

    第五条:附则

    1、以上规定的范围仅限于犀牛云网站dgh.980n.com

    2、 本网会员因违反以上规定而触犯有关法律法规,一切后果自负,威廉希尔体育半导体官方网站不承担任何责任;

    3、在本条款规定范围内,广东威廉希尔体育半导体科技股份有限公司拥有最终解释权。

    产品参数
    文档
    参考设计
    设计资源
    购买咨询
    Arora Ⅴ
    特性

    全新上市!基于 22nm 先进工艺的可编辑逻辑器件。


    威廉希尔体育半导体 Arora 系列 FPGA 产品是威廉希尔体育半导体晨熙®家族第五代产品,内部资源丰富,具有全新构架且支持 AI 运算的高性能 DSP ,高速 LVDS 接口以及丰富的 BSRAM 存储器资源,同时集成自主研发的 DDR3、支持多种协议的 12.5Gbps SERDES(GW5AT-138 支持),提供多种管脚封装形式,适用于低功耗、高性能及兼容性设计等应用场合。


    威廉希尔体育半导体同时提供面向市场自主研发的新一代 FPGA 硬件开发环境,支持 Arora 系列 FPGA 产品,能够完成 FPGA 综合、布局、布线、产生数据流文件及下载等一站式工作。



    晨熙家族




    优势
    特性
    低功耗

    -   22nm SRAM工艺

    -  LV 版本核电压:0.9V/1.0V

    -  EV 版本核电压:1.2V

    注!GW5A-25 支持EV 版本,EV 版本内置LDO,VCC 可支持1.2V。

    -  支持时钟动态打开/关闭

    丰富的基本逻辑单元

    -   GW5A-25 具有23K 4 输入LUT(LUT4)

    -   GW5A-138 具有多达138K 4 输入LUT(LUT4)

    -   支持分布式存储器

    支持多种模式的静态随机存储器

    -  支持双端口、单端口以及伪双端口模式

    -  支持字节写使能

    -  支持ECC检测及纠错

    支持 MIPI D-PHY RX 硬核

    (GW5A-138)

    -  支持MIPI DSI和MIPI CSI-2 RX器件接口

    -   MIPI传输速率单通道可达2.5Gbps

    -  支持最多八个数据通道和两个时钟通道,传输带宽最高可达20Gbps

    支持MIPI D-PHY RX/TX硬核

    (GW5A-25)

    -  支持MIPI DSI和MIPI CSI-2 RX/TX器件接口

    -   MIPI传输速率单通道可达2.5Gbps(RX/TX)

    -  支持最多4个数据通道和1个时钟通道

    GPIO支持MIPI D-PHY RX

    (GW5A-138)

    -   GPIO 可配置为MIPI DSI 和MIPI CSI-2 RX 器件接口

    -   MIPI 传输速率单通道可达1.5Gbps

    全新架构高性能DSP模块

    -  高性能数字信号处理能力

    -  支持27 x 18、12 x 12及27 x 36位的乘法运算和48位累加器

    -  支持多个乘法器级联

    -  支持寄存器流水线和旁路功能

    -  前加运算实现滤波器功能

    -  支持桶形移位寄存器

    集成全新灵活的多通道过采样ADC,精度高、不需要外部提供电压源

    -   60dB SNR

    -   1kHz Signal Bandwidth

    支持多种SDRAM 接口,最高支持DDR3 1333 Mbps(GW5A-138) 或 1066 Mbps(GW5A-25)
    支持多种I/O电平标准

    -  提供输入信号去迟滞选项

    -  支持 2mA[1]、4mA、6mA[1]、8mA、12mA、16mA、24mA[2]等驱动能力

    注[1]:仅GW5A-25 支持2mA 和6mA。

    注[2]:仅GW5A-138 支持24mA。

    -  对每个 I/O 提供独立的Bus Keeper、上拉/下拉电阻及Open Drain 输出选项

    -  支持热插拔

    16个全局时钟、6/12个高性能PLL、16/24个高速时钟
    编程配置模式

    -  支持JTAG配置模式

    -  支持4种GowinConfig配置模式:SSPI、MSPI、CPU、SERIAL

    -  支持 JTAG、SSPI 模式直接编程SPI Flash,其他模式可以通过IP的方式编程SPI Flash

    -  支持背景升级

    -  支持比特数据流文件加密和安全位设置

    -  支持配置内存软错误恢复(CMSER)

    -  支持mDRP

    -  支持OTP, 每个器件有唯一的64位DNA标识

    优势
    特性
    低功耗

    -   22nm SRAM工艺

    -  LV 版本核电压:0.9V/1.0V

    -  支持时钟动态打开/关闭

    丰富的基本逻辑单元

    -   GW5AR-25 具有 23K 4 输入LUT(LUT4)

    -   支持分布式存储器

    支持多种模式的块状静态随机存储 器

    -  支持双端口、单端口、伪双端口及只读模式

    -  支持字节写使能

    集成 PSRAM 存储芯片


    支持 MIPI D-PHY RX/TX 硬核

    -  支持MIPI DSI和MIPI CSI-2 RX/TX器件接口

    -   MIPI传输速率单通道可达2.5Gbps(RX/TX)

    -  支持最多4个数据通道和1个时钟通道

    GPIO支持D-PHY RX/TX

    -   GPIO 可配置为MIPI DSI 和MIPI CSI-2 RX/TX 器件接口

    -   MIPI 传输速率单通道可达1.2Gbps

    全新架构高性能DSP模块

    -  高性能数字信号处理能力

    -  支持 27 x 18、12 x 12 及 27 x 36 位的乘法运算和 48 位累加 器

    -  支持多个乘法器级联

    -  支持寄存器流水线和旁路功能

    -  前加运算实现滤波器功能

    -  支持桶形移位寄存器

    集成全新灵活的多通道过采样ADC,精度高、不需要外部提供电压源

    -   60dB SNR

    -   1kHz Signal Bandwidth

    支持多种SDRAM 接口,最高支持 DDR3 1066 Mbps
    支持多种I/O电平标准

    -  提供输入信号去迟滞选项

    -  支持 2mA、4mA、6mA、8mA、12mA、16mA 等驱动能力

    -  对每个 I/O 提供独立的 Bus Keeper、上拉/下拉电阻及Open Drain 输出选项

    -  支持热插拔

    16个全局时钟、6个高性能PLL、16个高速时钟
    编程配置模式

    -  支持JTAG配置模式

    -  支持4种GowinConfig配置模式:SSPI、MSPI、CPU、SERIAL

    -  支持 JTAG、SSPI 模式直接编程SPI Flash,其他模式可以通过IP的方式编程SPI Flash

    -  支持背景升级

    -  支持比特数据流文件加密和安全位设置

    -  支持配置内存软错误恢复(CMSER)

    -  支持mDRP

    -  支持OTP, 每个器件有唯一的64位DNA标识

    优势
    特性
    低功耗

    -   22nm SRAM工艺

    -  LV 版本核电压:0.9V/1.0V

    -  EV 版本核电压:1.2V

    注!GW5AT-60 支持EV 版本,EV 版本内置LDO,VCC 可支持1.2V。

    -  支持时钟动态打开/关闭

    丰富的基本逻辑单元

    -   GW5AT-138 具有多达138K 4 输入LUT(LUT4)

    -   GW5AT-60 具有59.9K 4 输入LUT(LUT4)

    -   支持分布式存储器

    支持多种模式的静态随机存储器

    -  支持双端口、单端口以及伪双端口模式

    -  支持字节写使能

    -  支持ECC检测及纠错

    支持 270 Mbps 到 12.5G bps SERDES 自定义协议,以及 10G 以太网等多种传输协议

    支持PCIe 2.0硬核

    -  支持 x1, x2, x4, x8 通道

    -  支持 Root Complex 和End Point 双模式

    支持 MIPI D-PHY RX 硬核

    (GW5AT-138)

    -  支持MIPI DSI和MIPI CSI-2 RX器件接口

    -   MIPI传输速率单通道可达2.5Gbps

    -  支持最多八个数据通道和两个时钟通道,传输带宽最高可达20Gbps

    支持MIPI D-PHY RX/TX硬核

    (GW5AT-60)

    -  支持MIPI DSI和MIPI CSI-2 RX/TX器件接口

    -   MIPI传输速率单通道可达2.5Gbps(RX/TX)

    -  支持最多 4 个数据通道和1 个时钟通道,传输带宽最高可达10Gbps

    GPIO支持MIPI D-PHY RX

    (GW5AT-138)

    -   GPIO 可配置为MIPI DSI 和MIPI CSI-2 RX 器件接口

    -   MIPI 传输速率单通道可达1.5Gbps

    GPIO 支持MIPI C-PHY RX/TX 和D-PHY RX/TX

    (GW5AT-60)

    -   GPIO 可配置为MIPI DSI 和MIPI CSI-2 RX/TX 器件接口

    -   MIPI 传输速率单通道可达1.2Gbps

    全新架构高性能DSP模块

    -  高性能数字信号处理能力

    -  支持27 x 18、12 x 12及27 x 36位的乘法运算和48位累加器

    -  支持多个乘法器级联

    -  支持寄存器流水线和旁路功能

    -  前加运算实现滤波器功能

    -  支持桶形移位寄存器

    集成全新灵活的多通道过采样ADC,精度高、不需要外部提供电压源

    -   60dB SNR

    -   1kHz Signal Bandwidth

    支持多种SDRAM 接口,最高支持DDR3 1333 Mbps
    支持多种I/O电平标准

    -  提供输入信号去迟滞选项

    -  支持4mA、8mA、12mA、16mA、24 mA[1]等驱动能力

    注[1]:仅GW5AT-138 支持24mA。

    -  对每个 I/O 提供独立的Bus Keeper、上拉/下拉电阻及Open Drain输出选项

    -  支持热插拔

    16个全局时钟、6/12个高性能PLL、16/24个高速时钟
    编程配置模式

    -  支持JTAG配置模式

    -  支持4种GowinConfig配置模式:SSPI、MSPI、CPU、SERIAL

    -  支持 JTAG、SSPI 模式直接编程SPI Flash,其他模式可以通过IP的方式编程SPI Flash

    -  支持背景升级

    -  支持比特数据流文件加密和安全位设置

    -  支持配置内存软错误恢复(CMSER)

    -  支持OTP, 每个器件有唯一的64位DNA标识

    优势
    特性
    低功耗

    -   22nm SRAM工艺

    -  LV 版本核电压:0.9V/1.0V

    -  支持时钟动态打开/关闭

    丰富的基本逻辑单元

    -   GW5AS-138 具有多达138K 4 输入LUT(LUT4)

    -   支持分布式存储器

    支持多种模式的静态随机存储器

    -  支持双端口、单端口以及伪双端口模式

    -  支持字节写使能

    -  支持ECC检测及纠错

    支持 270 Mbps 到12.5G bps SERDES 自定义协议,以及10G 以太网等多种传输协议

    支持PCIe 2.0硬核

    -  支持 x1, x2, x4, x8 通道

    -  支持 Root Complex 和End Point 双模式

    支持 MIPI D-PHY RX 硬核

    (GW5AST-138)

    -  支持MIPI DSI和MIPI CSI-2 RX器件接口

    -   MIPI传输速率单通道可达2.5Gbps

    -  支持最多八个数据通道和两个时钟通道,传输带宽最高可达20Gbps

    GPIO支持MIPI D-PHY RX

    -   GPIO 可配置为MIPI DSI 和MIPI CSI-2 RX 器件接口

    -   MIPI 传输速率单通道可达1.5Gbps

    全新架构高性能DSP模块

    -  高性能数字信号处理能力

    -  支持27 x 18、12 x 12及27 x 36位的乘法运算和48位累加器

    -  支持多个乘法器级联

    -  支持寄存器流水线和旁路功能

    -  前加运算实现滤波器功能

    -  支持桶形移位寄存器

    硬核处理器 RiscV AE350_SOC
    集成全新灵活的多通道过采样ADC,精度高、不需要外部提供电压源

    -   60dB SNR

    -   1kHz Signal Bandwidth

    支持多种SDRAM 接口,最高支持DDR3 1333 Mbps
    支持多种I/O电平标准

    -  提供输入信号去迟滞选项

    -  支持4mA、8mA、12mA、16mA、24 mA等驱动能力

    -  对每个 I/O 提供独立的Bus Keeper、上拉/下拉电阻及Open Drain输出选项

    -  支持热插拔

    16个全局时钟、12个高性能PLL、24个高速时钟
    编程配置模式

    -  支持JTAG配置模式

    -  支持4种GowinConfig配置模式:SSPI、MSPI、CPU、SERIAL

    -  支持 JTAG、SSPI 模式直接编程SPI Flash,其他模式可以通过IP的方式编程SPI Flash

    -  支持背景升级

    -  支持比特数据流文件加密和安全位设置

    -  支持配置内存软错误恢复(CMSER),包含Basic 模式和Advanced 模式

    -  支持OTP, 每个器件有唯一的64位DNA标识

    优势
    特性
    低功耗

    -   22nm SRAM工艺

    -  LV 版本核电压:0.9V/1.0V

    -  支持时钟动态打开/关闭

    丰富的基本逻辑单元

    -   GW5AST-138 具有多达138K 4 输入LUT(LUT4)

    -   支持分布式存储器

    支持多种模式的静态随机存储器

    -  支持双端口、单端口以及伪双端口模式

    -  支持字节写使能

    -  支持ECC检测及纠错

    支持 270 Mbps 到12.5G bps SERDES 自定义协议,以及10G 以太网等多种传输协议

    支持PCIe 2.0硬核

    -  支持 x1, x2, x4, x8 通道

    -  支持 Root Complex 和End Point 双模式

    支持 MIPI D-PHY RX 硬核

    (GW5AST-138)

    -  支持MIPI DSI和MIPI CSI-2 RX器件接口

    -   MIPI传输速率单通道可达2.5Gbps

    -  支持最多八个数据通道和两个时钟通道,传输带宽最高可达20Gbps

    GPIO支持MIPI D-PHY RX

    (GW5AST-138)

    -   GPIO 可配置为MIPI DSI 和MIPI CSI-2 RX 器件接口

    -   MIPI 传输速率单通道可达1.5Gbps

    全新架构高性能DSP模块

    -  高性能数字信号处理能力

    -  支持27 x 18、12 x 12及27 x 36位的乘法运算和48位累加器

    -  支持多个乘法器级联

    -  支持寄存器流水线和旁路功能

    -  前加运算实现滤波器功能

    -  支持桶形移位寄存器

    硬核处理器 RiscV AE350_SOC
    集成全新灵活的多通道过采样ADC,精度高、不需要外部提供电压源

    -   60dB SNR

    -   1kHz Signal Bandwidth

    支持多种SDRAM 接口,最高支持DDR3 1333 Mbps
    支持多种I/O电平标准

    -  提供输入信号去迟滞选项

    -  支持4mA、8mA、12mA、16mA、24 mA[1]等驱动能力

    注[1]:GW5AST-138 支持24mA。

    -  对每个 I/O 提供独立的Bus Keeper、上拉/下拉电阻及Open Drain输出选项

    -  支持热插拔

    16个全局时钟、6/12个高性能PLL、16/24个高速时钟
    编程配置模式

    -  支持JTAG配置模式

    -  支持4种GowinConfig配置模式:SSPI、MSPI、CPU、SERIAL

    -  支持 JTAG、SSPI 模式直接编程SPI Flash,其他模式可以通过IP的方式编程SPI Flash

    -  支持背景升级

    -  支持比特数据流文件加密和安全位设置

    -  支持配置内存软错误恢复(CMSER)

    -  支持OTP, 每个器件有唯一的64位DNA标识

    产品参数

    器件

    GW5A-25

    GW5A-45

    GW5A-138

    逻辑单元(LUT4)

    23,040

    44,928

    138,240

    寄存器(REG)

    23,040

    44,928

    138,240

    分布式静态随机存储器SSRAM(Kbits)

    180

    351

    1,080

    块状静态随机存储器BSRAM(Kbits)

    1,008

    2,106

    6,120

    块状静态随机存储器数目BSRAM(个)

    56

    117

    340

    DSP

    28

    81

    298

    最多锁相环(PLLs)[1]

    6

    4

    12

    全局时钟

    16

    16

    16

    高速时钟

    16

    12

    24

    LVDS (Gbps)

    1.25

    1.25

    1.25

    DDR3 (Mbps)

    1,066

    1,333

    1,333

    MIPI D-PHY硬核

    2.5Gbps(RX/TX),
    4个数据通道,
    1个时钟通道

    2.5Gbps(RX/TX),
    4个数据通道,
    1个时钟通道

    2.5Gbps(RX),
    8个数据通道,
    2个时钟通道

    ADC

    1

    2

    2

    GPIO Bank数

    8[2]

    6

    6

    最大GPIO数

    239

    330

    312

    核电压

    0.9V/1.0V/1.2V[3]

    0.9V/1.0V

    0.9V/1.0V

    封装

    间距(mm)

    尺寸(mm)

    GW5A-25

    I/O(True LVDS Pair)

    MIPI D-PHY Hardcore

    MG121N

    0.5

    6x6

    86(38)

    RX/TX (Configurable)
    4 data lanes
    1 clock lanes

    UG324S

    0.8

    15x15

    239(116)

    -

    UG256C

    0.8

    14x14

    191(90)

    -

    PG256C

    1.0

    17x17

    191(93)

    -

    PG256

    1.0

    17x17

    184(88)

    RX/TX (Configurable)
    4 data lanes
    1 clock lanes

    PG256S

    1.0

    17x17

    194(93)

    -

    UG324

    0.8

    15x15

    222(104)

    RX/TX (Configurable)
    4 data lanes
    1 clock lanes

    UG324A

    0.8

    15x15

    -

    -

    MG196S

    0.5

    8x8

    114(53)

    -

    UG225S

    0.8

    13x13

    168(80)

    -

    LQ100

    0.5

    14x14

    80(36)

    -

    注!

    [1] 不同封装支持的锁相环数量不同,此处为最大值。

    [2] 除GPIO Bank 外,还包含一个JTAG Bank,含4个I/O,一个Config Bank,含1个I/O。

    [3] EV 版本内置LDO,VCC 可支持1.2V。


    封装

    间距(mm)

    尺寸(mm)

    GW5A-138

    I/O(True LVDS Pair)

    MIPI D-PHY Hardcore

    MG121N

    0.5

    6x6

    -

    -

    UG324S

    0.8

    15x15

    -

    -

    UG256C

    0.8

    14x14

    -

    -

    PG256C

    1.0

    17x17

    -

    -

    PG256

    1.0

    17x17

    -

    -

    PG256S

    1.0

    17x17

    -

    -

    UG324

    0.8

    15x15

    -

    -

    UG324A

    0.8

    15x15

    222(106)

    RX
    8 data lanes
    2 clock lanes

    MG196S

    0.5

    8x8

    -

    -

    UG225S

    0.8

    13x13

    -

    -

    LQ100

    0.5

    14x14

    -

    -

    注!

    [1] 不同封装支持的锁相环数量不同,此处为最大值。

    [2] 除GPIO Bank 外,还包含一个JTAG Bank,含4个I/O,一个Config Bank,含1个I/O。

    [3] EV 版本内置LDO,VCC 可支持1.2V。





    器件

    GW5AR-25

    逻辑单元(LUT4)

    23040

    寄存器(REG)

    23040

    分布式静态随机存储器SSRAM(Kbits)

    180

    块状静态随机存储器BSRAM(Kbits)

    1008

    块状静态随机存储器数目BSRAM(个)

    56

    PSRAM(颗)

    2

    块状静态随机存储器数目BSRAM(个)

    8

    单颗 PSRAM(bits)

    8M x 8bits

    DSP(27-bit x 18-bit)

    28

    最多锁相环(PLLs)[1]

    6

    全局时钟

    16

    高速时钟

    16

    LVDS Gbps

    1.25

    DDR3 (Mbps)

    1066

    MIPI D-PHY硬核

    2.5Gbps(RX/TX),
    4个数据通道,
    1个时钟通道

    ADC

    1

    GPIO Bank数

    8

    最大I/O数

    239

    核电压

    0.9V/1.0V

    封装

    间距(mm)

    尺寸(mm)

    GW5AST-138

    UG256P

    0.8

    14x14

    195(94)


    注!

    [1] 不同封装支持的锁相环数量不同,此处为最大值。

    [2] 除 GPIO Bank 外,还包含一个JTAG Bank,含4个 I/O,一个 Config Bank,含1个 I/O.





    器件

    GW5AT-15

    GW5AT-60

    GW5AT-75

    GW5AT-138

    逻辑单元(LUT4)

    15,120

    59,904

    86,688

    138240

    寄存器(REG)

    15,120

    59,904

    86,688

    138240

    分布式静态随机存储器SSRAM(Kbits)

    118.125

    468

    677

    1,080

    块状静态随机存储器BSRAM(Kbits)

    630

    2,124

    4,608

    6120

    块状静态随机存储器数目BSRAM(个)

    35

    118

    256

    340

    DSP

    34

    118

    213

    298

    最多锁相环(PLLs)[1]

    2

    8

    12

    12

    全局时钟

    16

    16

    16

    16

    高速时钟

    8

    20

    24

    24

    Transceivers

    4

    4

    8

    8

    Transceivers 速率

    270Mbps-10Gbps

    270Mbps-12.5Gbps

    270Mbps-12.5Gbps

    270Mbps-12.5Gbps

    PCIe 2.0 硬核

    1,
    x1, x2, x4 PCIe 2.0

    1,
    x1, x2, x4 PCIe 2.0

    1,
    x1, x2, x4, x8 PCIe 2.0

    1,
    x1, x2, x4, x8 PCIe 2.0

    LVDS (Gbps)

    1.25

    1.25

    1.25

    1.25

    DDR3 (Mbps)

    1,333

    1,333

    1,333

    1333

    MIPI D-PHY硬核

    2.5Gbps(RX/TX),
    4个数据通道,
    1个时钟通道

    2.5Gbps(RX/TX),
    4个数据通道,
    1个时钟通道

    2.5Gbps(RX),
    8个数据通道,
    2个时钟通道

    2.5Gbps(RX),
    8个数据通道,
    2个时钟通道

    MIPI C-PHY硬核

    2.5Gsps
    (=5.75Gpbs,RX/TX),
    3 三线数据通道

    2.5Gsps
    (=5.75Gpbs,RX/TX),
    3 三线数据通道

    -

    -

    ADC

    1

    2

    2

    2

    GPIO Bank数

    4

    11

    6

    6

    最大GPIO数

    52

    320

     312

    312

    核电压

    0.9V/1.0V

    0.9V/1.0V[2]

    0.9V/1.0V

    0.9V/1.0V

    封装

    间距(mm)

    尺寸(mm)

    GW5AT-138

    名称

    类型

    描述

    I/O
    (True LVDS Pair)

    Transceivers[1]

    MIPI D-PHY 硬核

    FPG676A

    FCPBGA

    Flip Chip

    1.0

    27x27

    312(150)

    8

    RX
    8 数据通道,
    2 时钟通道

    PG676A

    PBGA

    Wire Bond

    1.0

    27x27

    312(150)

    8

    RX
    8 数据通道,
    2 时钟通道

    PG484A

    PBGA

    Wire Bond

    1.0

    23x23

    297(143)

    4

    -

    PG484

    PBGA

    Wire Bond

    1.0

    23x23

    277(133)

    4

    RX
    8 数据通道,
    2 时钟通道

    注!

    [1] PBGA 封装中 Tranceivers 的速率最高可以达到 8 Gbps。.

    [1] FCPBGA 封装中 Tranceivers 的速率最高可以达到 12.5 Gbps。



    器件

    GW5AT-138(车规级)

    逻辑单元(LUT4)

    138240

    寄存器(REG)

    138240

    分布式静态随机存储器SSRAM(Kbits)

    1,080

    块状静态随机存储器BSRAM(Kbits)

    6120

    块状静态随机存储器数目BSRAM(个)

    340

    DSP

    298

    最多锁相环(PLLs)[1]

    12

    全局时钟

    16

    高速时钟

    24

    Transceivers

    8

    Transceivers 速率

    270Mbps-12.5Gbps

    PCIe 2.0 硬核

    1,
    x1, x2, x4, x8 PCIe 2.0

    LVDS (Gbps)

    1.25

    DDR3 (Mbps)

    1333

    MIPI D-PHY硬核

    2.5Gbps(RX),
    8个数据通道,
    2个时钟通道

    MIPI C-PHY硬核

    -

    ADC

    2

    GPIO Bank数

    6

    最大GPIO数

    312

    核电压

    0.9V/1.0V

    封装

    间距(mm)

    尺寸(mm)

    GW5AT-138

    UG324

    0.8

    15x15

    142(68)

    注!

    [1] 不同封装支持的锁相环数量不同,此处为最大值。





    器件

    GW5AS-138

    逻辑单元(LUT4)

    138,240

    寄存器(REG)

    138,240

    分布式静态随机存储器SSRAM(Kbits)

    1,080

    块状静态随机存储器BSRAM(Kbits)

    6,120

    块状静态随机存储器数目BSRAM(个)

    340

    DSP

    298

    最多锁相环(PLLs)[1]

    12

    全局时钟

    16

    高速时钟

    24

    LVDS (Gbps)

    1.25

    DDR3 (Mbps)

    1,333

    MIPI D-PHY硬核

    2.5Gbps(RX),
    8个数据通道,
    2个时钟通道

    硬核处理器

    RiscV AE350_SOC

    ADC

    2

    GPIO Bank数

    6

    最大GPIO数

    312

    核电压

    0.9V/1.0V

    封装

    间距(mm)

    尺寸(mm)

    GW5AS-138

    UG324A

    0.8

    15x15

    222(106)





    器件

    GW5AST-138

    逻辑单元(LUT4)

    138,240

    寄存器(REG)

    138,240

    分布式静态随机存储器SSRAM(Kbits)

    1,080

    块状静态随机存储器BSRAM(Kbits)

    6,120

    块状静态随机存储器数目BSRAM(个)

    340

    DSP

    298

    最多锁相环(PLLs)[1]

    12

    全局时钟

    16

    高速时钟

    24

    Transceivers

    8

    Transceivers 速率

    270Mbps-12.5Gbps

    PCIe 2.0 硬核

    1,
    x1, x2, x4, x8 PCIe 2.0

    LVDS (Gbps)

    1.25

    DDR3 (Mbps)

    1,333

    MIPI D-PHY硬核

    2.5Gbps(RX),
    8个数据通道,
    2个时钟通道

    硬核处理器

    RiscV AE350_SOC

    ADC

    2

    GPIO Bank数

    6

    最大I/O数

    376

    核电压

    0.9V/1.0V

    封装

    间距(mm)

    尺寸(mm)

    GW5AST-138

    FPG676A (FC)

    1.0

    27x27

    312(150)

    PG484A

    1.0

    23x23

    297(143)

    PG676A

    1.0

    27x27

    312(150)

    注!

    [1] 不同封装支持的锁相环数量不同,此处为最大值。

    文档
    分类检索
    标题
    文档ID
    版本
    发布日期
    文件格式
    最新
      UG985
      1.3.1
      2023 / 11 / 03
      EXCEL
      ER1112
      1.0E
      2023 / 09 / 23
      PDF
      参考设计

      晨熙家族

      基于威廉希尔体育半导体FPGA的MIPI接口匹配方案


      ▲ 符合标准《MIPI Alliance Standard for DPHY Specification》版本1.1。

      ▲ MIPI CSI2 和 DSI, RX 和 TX 器件接口。


      了解更多

      晨熙家族

      基于威廉希尔体育半导体FPGA的RISC-V方案


      ▲ 包含一个32-bit的RISC-V微处理器和系统外设。



      了解更多

      设计资源
      软件
      覆盖整个设计流程,非常易于使用
      威廉希尔体育云源软件
      开发套件和开发板
      我们的开发板和开发套件能够简化您的设计流程
      威廉希尔体育开发套件系列
      质量管理与可靠性
      利用领先的系统、技术和方法满足严苛的环境与产品要求
      质量管理与可靠性
      加速产品创新速度,降低系统开发成本
      我们致力于提供高效、低成本、高集成度的解决方案,帮助客户提供开发速度,缩短设计周期,推进产品上市时间,为客户抢占市场先机提供稳固保障。
      • 微信公众号
        微信公众号
        微信公众号
        简历投递 jobs@gowinsemi.com
        媒体合作 info@gowinsemi.com
        销售邮箱 sales@gowinsemi.com
      Copyright ©2018 威廉希尔体育
      犀牛云提供企业云服务